LOGICA SECUENCIAL flip flop

ESTA IMAGEN PRESENTA LA SIMULACION DEL CIRCUITO CONTADOR DE MINUTOS Y SEGUNDOS (PROYECTO FINAL)

ESTA ES LA SIMULACION DEL CONTADOR DE 0 A 9 A BASE DE FLIP FLOPS; COMO SE PUEDE OBSERVAR NO SE UTILIZA LA ENTRADA CLOCK SI NO 4 FLIP FLOPS EN CASCADA.

El siguiente montaje presenta un flip flop tipo D o Data.



Este montaje presenta un flip flop tipo JK.

 este montaje presenta un flip flop tipo T implementado con compuertas XOR (arriba) y con compuertas NAND (abajo).

ESTAS SON IMAGENES DE LAS SIMULACIONES EN EL PROGRAMA PROTEUS 7.6 DE ALGUNOS CIRCUITOS FLIP FLOP.

Este circuito es un flip flop tipo RS basico arriba con compuertas XOR y abajo con compuertas NAND.

Este circuito es un flip flop tipo RS temporizado como se puede observar la señal de reloj es generada por un circuito basico con 555.

Simulaciones compuertas basicas

LAS IMAGENES PRESENTAN LAS SIMULACIONES DE LOS CIRCUITOS LOGICOS DESARROLLADOS EN CLASE.

Estos circuitos logicos han sido simulados en Proteus 7.6. Cada imagen ha sido editada para mostrar las diferentes entradas y salidas de cada circuito.